Ukázky realizace logických členů NAND

Princip funkce

Integrované obvody CMOS (Complementary Metal Oxid Semiconductors) jsou konstruovány z tranzistorů MOSFET s indukovanými kanály obou typů vodivosti. V každém obvodu se tedy využívají tranzistory s indukovaným kanálem typu n i s indukovaným kanálem typu p. Oba druhy tranzistorů jsou při nulovém napětí mezi hradlem G a emitorem S nevodivé. Kladné napětí otevírá tranzistory s kanálem typu n. Záporné napětí otevírá tranzistory s kanálem typu p. Logické funkce se vytváří paralelním a sériovým zapojením tranzistorů.

INV

Je-li na vstupu úroveň log. 0 (tzn. nulové napětí), je také napětí U_GS spodního tranzistoru T₂ nulové a tento tranzistor je proto uzavřen. Mezi hradlem G a sourcem (emitorem) S horního tranzistoru T₁ je však plné napájecí napětí U_DD, proto je tranzistor T₁ otevřen a přes něj se na výstup dostává napájecí napětí +U_DD, tedy úroveň log. 1.

Je-li však na vstupu úroveň log. 1 (tzn. napětí + U_DD), je nulové napětí U_GS horního tranzistoru T₁ a T₁ je proto uzavřen. Napětí U_GS dolního tranzistoru je rovno napájecímu napětí U_DD, pročež je tedy tranzistor T₂ otevřen a připojuje výstup na nulové napětí, tedy úroveň log. 0

Z toho je zřejmé, že se obvod chová jako invertor.

NAND

Přivedeme-li na oba vstupy kladné napětí (log. 1), budou oba sériově zapojené tranzistory T₃ a T₄ (s kanály n) otevřeny a na výstup bude připojeno nulové napětí, tj. úroveň log. 0. Paralelně zapojené tranzistory T₁ a T₂ (s kanály p) budou zavřeny.

Přivedeme-li alespoň na některý ze vstupů nulové napětí (log. 0), bude jemu odpovídající tranzistor T₃ nebo T₄ (s kanálem n) uzavřen. Oproti tomu přes některý z otevřených tranzistorů T₁ nebo T₂ (s kanálem p) bude na výstup připojeno kladné napětí, tj. úroveň log. 1.

(Pokud přivedeme nulové napětí na oba vstupy, budou uzavřeny tranzistory T₃ a T₄ a otevřeny tranzistory T₁ a T₂. Výsledkem je stejně jako v předchozím případě log. 1. na výstupu.)

Obvod tedy vykonává funkci logického členu NAND.