Šumová imunita

Protože rozhodovací úroveň napětí U_r, při které obvod přechází mezi úrovněmi L a H, není u skutečného obvodu přesně dána, jsou dovolené velikosti napětí U_H pro úroveň H a dovolené velikosti napětí U_L pro úroveň L odděleny hodnotami napětí, při kterých nemůžeme určit, zda se jedná o úroveň H nebo L. Obvod se při těchto velikostech napětí nachází v neurčitém stavu.

Pro funkci obvodu je zásadní, aby neurčitým stavem přecházel, zejména v okolí rozhodovací úrovně napětí U_r, co nejrychleji. V neurčitém stavu na vstupu mohou totiž rušivá napětí po zesílení obvodem způsobit nesprávné přechody mezi úrovněmi na výstupu.

Dále je důležité, aby minimální dovolená velikost napětí U_OHmin na výstupu byla vyšší než minimální dovolená velikost napětí U_IHmin na na vstupu, a zároveň aby maximální velikost napětí U_OLmax na výstupu byla nižší než maximální dovolená velikost napětí U_ILmax.

Vzniká tím rezerva, které říkáme šumová imunita. Vzhledem k tomu, že velikosti napětí U_OHmin, U_OLmax, U_IHmin a U_ILmax, jsou udávány výrobcem, můžeme se na ně při navazování logických obvodů spolehnout.

   Tolerance napěťových úrovní logických obvodů

Shrnutí

Podmínky pro úroveň H:   U_OHmin ≥ U_IHmin

Podmínky pro úroveň L:   U_OLmax ≤ U_ILmax

Šumová imunita pro H:     U_OHmin - U_IHmin

Šumová imunita pro L:     U_ILmax - U_OLmax

Logický zisk N

Číslo udávající maximální počet vstupů stejné rodiny, které můžeme zapojit na výstup logického členu při zachování napěťových úrovní, se nazývá logický zisk (anglicky fan out - výstupní větvení) nebo také logická zatížitelnost, značí se N.

Důkladnější definice:

Logická zatížitelnost výstupu je schopnost dodávat proud do určitého počtu (N) jednoduchých zátěží. Jednoduchou zátěž představuje proudový odběr jednoho vstupu dvouvstupového hradla NAND (dané logické rodiny).

Logická zátěž vstupu udává, kolikrát je proudový odběr tohoto vstupu vyšší, než je proudový odběr vstupu dvouvstupového hradla NAND (dané logické rodiny).

Doba průchodu (nebo také zpoždění) signálu

Doba průchodu signálu udává čas potřebný pro reakci výstupu na změnu vstupu (na příkladu invertoru TTL). Doba průchodu se může být pro náběžnou hranu (přechod z L do H) a pro sestupnou hranu (přechod z H do L) různá.

Charakteristické zpoždění určité typové řady logických obvodů je pak udáváno jako průměrná hodnota, tj.

Doba náběhu a doba poklesu

t_r (doba náběhu) je doba potřebná k náběhu výstupu z 10% maxima na 90% maxima.

t_f (doba poklesu) je doba potřebná pro pokles signálu z 90% maxima na 10% maxima.

Frekvenční poměry

Maximální pracovní kmitočet f_max, který je nejvyšší možný kmitočet, který logický obvod ještě schopen zpracovat a reagovat na něj aniž by došlo k výpadku signálu nebo k poklesu výstupních úrovní. Jeho hodnota úzce souvisí se zpožděním logických členů (t_pdHL, t_pdLH) a s dobami trvání jeho vzestupných a sestupných hran (t_r, t_f).

Napěťové a energetické poměry

Přípustný rozptyl napájecích napětí souvisí s tím, o jakou rodinu logických obvodů se jedná. Pro odběr energie často platí, že čím má logický obvod větší odběr, tím je menší zpoždění v logické síti. Také platí, že čím je větší frekvence, při které obvod pracuje (větší počet přechodů mezi L a H) tím je větší odběr obvodu.

Připojení nepoužitých vstupů

Při realizaci logických sítí, se často stává, že nevyužijeme všechny vstupy logických členů. Nezapojené vstupy musíme proto ošetřit, aby přes ně nedocházelo k rušení funkce obvodu rušením z jeho okolí. To znamená, že je neponecháváme nezapojené.

Obecně platí, že nepoužité vstupy členů realizujících logický součin (AND, NAND) připojíme přes vhodný rezistor na kladný pól napájecího zdroje. Výrobci doporučují R = 1kΩ. Nepoužité vstupy členů realizujících logický součet (OR, NOR) se připojují na GND (je to dáno tím, že vzhledem k logickému součinu je neutrální log. 1 reprezentovaná napájecím napětím a vzhledem k logickému součtu je neutrální log. 0 reprezentovaná napětím 0 V).

Také můžeme spojit volné vstupy paralelně (platí totiž, že x · x = x a x + x = x). To vede v některých případech k tomu, že že představují logickou zátěž všech zapojených vstupů. Někdy se chovají jako jeden vstup.

Zatím moje poznámka (dokud se ji nedozvím odjinud): Domnívám se, že je třeba ošetřit i všechny vstupy nevyužitých členů (jejich neustálé přechody mezi úrovněmi L a H vedou totiž k vyšší spotřebě energie). To se dá při připojení invertujících členů (INV, NAND, NOR) na GND použít k vytvoření úrovně H, kterou využijeme místo rezistoru připojeného na V_CC.

Na schématech různých druhů ošetření je vidět jiná možná hodnota rezistoru.

Principy realizace logických členů prošly velmi rychlým vývojem. Některé se již nepoužívají a naopak jiné jsou velmi rozšířené.